不遵循VHDL规则的块的名称将导致问题-Altera-Intel社区-FPGA CPLD-ChipDebug

不遵循VHDL规则的块的名称将导致问题

‘psc_ctrl_fixed / Control’中S函数’mip_control’报告错误:

解决/修复方法

例如,如果您的设计中有两个块在预定的子系统中: –

psc_ctrl_fixed / FIX_MCTRL / Fix_Mtr_Ctrl1_DSPBA / Current_DSPBA / T / KU1 / MULT

这些在内部转换为计划子系统级别的平面名称: –

Fix_Mtr_Ctrl1_DSPBA_Current_DSPBA_T_KU1_Mult

大多数非字母数字字符在VHDL符号中不合法,因此它们被转换为下划线: –

Fix_Mtr_Ctrl1_DSPBA_Current_DSPBA_T_KU1_Mult

双下划线在VHDL符号中也是不合法的,因此它们被折叠成单个下划线: –

Fix_Mtr_Ctrl1_DSPBA_Current_DSPBA_T_KU1_Mult

这两个符号现在完全相同,这会导致DSPBA管道内部出现内部错误。

解决方法是避免使用非字母数字字符来区分相同级别的子系统。

请登录后发表评论

    没有回复内容