在Quartus II 15.0及更高版本中,我的Arria 10 Hard IP for PCI Express的时钟在哪里?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II 15.0及更高版本中,我的Arria 10 Hard IP for PCI Express的时钟在哪里?

Arria®10设计要求严格遵守收发器指南。因此,已从生成的altpcied_a10.sdc中删除了derive_pll_clocks 。此文件以前包含以下行:

#riveve_pll_clock用于计算从PCIe refclk派生的所有时钟

derive_pll_clocks -create_base_clocks

解决/修复方法

现在,上述行必须包含在用户创建的顶级SDC中。请务必包括这两行。

derive_pll_clocks -create_base_clocks

请登录后发表评论

    没有回复内容