为什么tx_cal_busy信号无法通过Arria V GZ和Stratix V GX / GT器件上的Avalon存储器映射接口启动ATX PLL校准?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么tx_cal_busy信号无法通过Arria V GZ和Stratix V GX / GT器件上的Avalon存储器映射接口启动ATX PLL校准?

如果通过Arria®VGZ和Stratix®VGX / GT器件上的Avalon存储器映射接口启动ATX PLL校准,则tx_cal_busy信号不会置位。

tx_cal_busy信号仅在初始运行时校准时或者重置重配置控制器时置位。

要确定ATX PLL校准过程是否完成,您可以读取ATX PLL控制和状态寄存器。忙状态是控制和状态寄存器的第8位,地址偏移为7’h32。

请登录后发表评论

    没有回复内容