使用VHDL和ModelSim使用Ping Pong PHY仿真DDR3时出错-Altera-Intel社区-FPGA CPLD-ChipDebug

使用VHDL和ModelSim使用Ping Pong PHY仿真DDR3时出错

Altera_wiki等级-LV1-ChipDebug6年前发布
90

此问题会影响DDR3产品。

使用VHDL和ModelSim仿真四分之一速率DDR3设计时会出现仿真错误，启用Ping Pong PHY并将校准模式设置为Quick或Full。

解决/修复方法

此问题的解决方法是执行以下操作之一：将校准模式设置为Skip;使用Verilog而不是VHDL;或使用不同的仿真器。

此问题将在以后的版本中修复。

FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面