在MAX +PLUS®II报告文件和布局规划编辑器中，reserved_CKLK_pin表示什么？

如果同时使用ClockLock和ClockBoost功能，则一个专用时钟引脚将时钟带入器件。另一个专用时钟引脚不可用，因为它驱动的互连用于分配ClockLock生成的时钟之一。为了表明该引脚无法使用，MAX + PLUS II软件在报告文件和布局规划编辑器中将其显示为reserved_CKLK_pin。您的电路板设计应该将此引脚拉低。

有关ClockLock和ClockBoost功能的更多信息，请参阅Altera全球网站的文献页面上的FLEX 10K器件数据表补充中的ClockLock和ClockBoost。