用于PCI Express的Gen2 x8 Arria V硬IP可能会在仿真中丢弃背靠背FC_Update数据链路层(DLL)数据包-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的Gen2 x8 Arria V硬IP可能会在仿真中丢弃背靠背FC_Update数据链路层(DLL)数据包

在仿真中,如果用于PCI Express IP内核的Gen2 x8 Arria V HIP背靠背接收两个FC_Update数据包,则可能会丢弃第二个数据包。在这种情况下, tx_cred总线不会使用第二个FC_Update数据包中的值进行更新。

此问题发生在仿真中。此问题对硬件没有影响。

解决/修复方法

此问题没有解决方法。确保Arria V HIP for PCI Express IP内核的仿真激励不会背靠背发送FC_Update数据包。

请登录后发表评论

    没有回复内容