为什么Cyclone V SoC器件SDRAM接口Vref引脚电压不正确?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Cyclone V SoC器件SDRAM接口Vref引脚电压不正确?

在Quartus®II13.0SP1版本中,Cyclone V SoC硬核处理器系统组件SDRAM接口Vref端口未正确配置为输出。如果使用分压器生成Vref,则Vref电压将低于SDRAM接口要求,导致接口校准失败。

如果Vref是从DDR终端稳压器产生的,则可能无法看到此问题。

解决/修复方法

安装Quartus II 13.0SP1版本DP5补丁。请参阅以下解决方案:

如何解决Quartus II 13.0 SP1中Stratix V,Arria V和Cyclone V器件的已知软件问题?

同样的修补程序也可作为Quartus II 13.0SP1版本的单独补丁(1.34)。建议用户安装DP5补丁,但如果需要单独的补丁仅针对HPS Vref问题,请联系Altera。

此问题将在Quartus®II软件的未来版本中修复。

请登录后发表评论

    没有回复内容