Mercury™器件时钟数据恢复(CDR)电路是否支持LVTTL,如AN 130中的说明:Mercury器件中的CDR(2001年2月,版本1.0)?-Altera-Intel社区-FPGA CPLD-ChipDebug

Mercury™器件时钟数据恢复(CDR)电路是否支持LVTTL,如AN 130中的说明:Mercury器件中的CDR(2001年2月,版本1.0)?

不,Mercury器件CDR电路不支持LVTTL。这是AN 130中的错误,将在应用笔记的下一版本中修复。

在AN 130中,它陈述如下:

第1页(子弹底部附近):支持3.3V LVDS,LVPECL,LVTTL和PCML I / O标准

第5页,注2: HSDI_CLK1HSDI_CLK2引脚可以是3.3V LVTTL或差分。这些时钟引脚仅驱动HSDI锁相环(PLL)。他们没有开车到核心。

正确的信息如下:

第1页:支持3.3V LVDS,LVPECL和PCML I / O标准

第5页: HSDI_CLK1HSDI_CLK2引脚可以是差分I / O标准时钟。这些时钟引脚仅驱动HSDI PLL – 它们不驱动核心。但是,如果使用全局时钟CLK输入驱动PLL而不是HSDI_CLK引脚,则HSDI PLL输入时钟支持3.3V-LVTTL和任何其他标准。

请登录后发表评论

    没有回复内容