为什么我会收到以下错误:“Line  :文件 :不支持的Verilog HDL功能错误:内存“在MAX +PLUS®II软件中编译内存块时?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我会收到以下错误:“Line :文件 :不支持的Verilog HDL功能错误:内存“在MAX +PLUS®II软件中编译内存块时?

MAX + PLUS II软件不支持Verilog HDL中的直接存储器实现。您应该在希望实现RAM或ROM的情况下使用Altera提供的功能。

有关如何在Verilog HDL中实现内存的更多信息,请在MAX + PLUS II软件中搜索帮助索引“实现RAM和ROM”或按名称搜索每个单独的内存功能。

注意:Altera建议在实例化这些宏功能时使用MegaWizard Plug-In Manager(从“文件”菜单访问)。

请登录后发表评论

    没有回复内容