这与两个模块之间的readyLatency差异有关。视频IP（VIP）套件Megacores®具有readyLatency = 1.SC FIFO的默认readyLatency = 0.Qsys在尝试生成系统时标记此错误与错误。从Quartus®II软件版本13.0开始，Qsys将自动插入适配器以适应许多不兼容性，但在VIP套件的情况下，这些适配器是故意不插入的。
解决/修复方法
SC FIFO的readyLatency需要更改为“1”以匹配VIP套件的readyLatency。您需要编辑Quartus II软件库中的altera_avalon_sc_fifo_hw.tcl文件。该文件的路径是<quartus安装路径> / <version> / ip / altera / sopc_builder_ip / altera_avalon_sc_fifo /。在此altera_avalon_sc_fifo_hw.tcl文件中，将相应的“readyLatency”值更改为“1”。根据您的设计，这可能包括更改Avalon-ST接收器接口，源接口和/或almost_full和almost_empty接口的readyLatency。
没有回复内容