错误(10170):Verilog HDL语法错误靠近文本“int”;期待标识符(“int”是保留关键字)-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(10170):Verilog HDL语法错误靠近文本“int”;期待标识符(“int”是保留关键字)

在Quartus®II中,当您在SystemVerilog FOR循环中声明多个循环变量时,软件可能会生成此错误,因为此语法当前不受支持。

以下是不支持语法的示例: for(int i=0, int j=0; i<4, j<2; i++, j++)

要解决此问题,请在FOR循环中仅声明一个循环变量。

使用以下支持的语法来解决此问题: int j=0;

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容