PCIe配置空间旁路模式示例设计失败-Altera-Intel社区-FPGA CPLD-ChipDebug

PCIe配置空间旁路模式示例设计失败

由于<project_dir> /altera_pcie_cfgbp_ed_hw.tcl中的错误,配置空间旁路模式示例设计在Quartus II软件版本14.0 Update 2中不起作用

解决/修复方法

解决方法是从<project_dir> /altera_pcie_cfgbp_ed_hw.tcl中删除以下行:

set_module_property ANALYZE_HDL FALSE ;

这个问题在Quartus II软件的14.1版中得到修复。

请登录后发表评论

    没有回复内容