为什么信号fixedclk_locked不在端口列表中?Altera_wiki6年前发布70 在的Stratix®V硬IP PCIe核V12.0中,fixedclk由SerDes的参照时钟输入驱动REF_CLK直接,所以信号fixedclk_locked信号从端口列表中删除。 解决/修复方法 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容