为什么我不能在使用addnsub时使用收缩模式?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能在使用addnsub时使用收缩模式?

在MAC和mult_adder核心中,当使用addnsub信号时,无法正确使用收缩压寄存器

解决/修复方法

这是由于28nm DSP模块结构的硬件限制。收缩压不是典型的收缩结构。因此,当addnsub动态切换时,第一次点击结果的计算结果将不正确。因此,不要把这种支持放入大城市。
请登录后发表评论

    没有回复内容