无法将JESD204B IP核中断信号和收发器相关信号连接到Qsys中的其他组件-Altera-Intel社区-FPGA CPLD-ChipDebug

无法将JESD204B IP核中断信号和收发器相关信号连接到Qsys中的其他组件

在Quartus II软件Qsys工具中,您无法将这些信号与其他Qsys组件连接:

JESD204B IP内核中断信号(jesd204_rx_int,jesd204_tx_int)

收发器相关信号(pll_locked,tx_cal_busy,rx_cal_busy和rx_is_lockedtodata)

这些信号在接口和信号类型方面与其他Qsys组件不兼容。因此,当您尝试将Qsys连接到其他Qsys组件时,Qsys会显示错误。

此问题影响Quartus II软件14.0和14.0版Arria 10中的JESD204B IP内核。

解决/修复方法

此问题没有解决方法。

此问题将在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容