由于Quartus®II12.0及更高版本中的问题,在ModelSim仿真器中编译门级VHDL网表时可能会看到此错误消息。如果您的设计保留ALTDDIO_OUT实例,则会发生此错误。
解决/修复方法
要解决此问题,请按照以下步骤关闭EDA Netlist Writer的维护层次结构选项:
- 从Quartus II Assignments菜单中选择Settings
- 在“ 设置”对话框中,单击“类别”窗格中“EDA工具设置”下的“ 仿真 ”
- 单击“ 更多EDA网表编写器设置”
- 关闭“ 维护层次结构”选项
计划在Quartus II软件的未来版本中修复此问题。
没有回复内容