使用Altera DDR SDRAM Controller v1.2.0访问多个DDR内存时，是否会发生dqs总线争用？

是。如果执行背对背读取访问，其中芯片选择在访问之间改变并且第二CS中的行已经打开，则存在总线争用的可能性。以下是ACT = Activate和RD = READ时可能发生争用的情况：

DDR方面

ACT A.

当地方面

读取CS1中的行A.

控制器识别出在第二行读取到行A时，该行已经打开。因此，不需要ACT。下面的图表显示了当读取数据从存储器返回到FPGA时伴随读取数据的dqs信号（在RD B紧跟RD A的位置）。

结果是从CS2读取可能会丢失。解决方案是按如下方式插入NOP：

DDR方面

当地方面

对于Altera DDR SDRAM控制器内核的v1.2.0，这必须由用户完成。对于核心的v2.0，这将自动完成，对用户变得透明。