我可以在Altera PLL宏功能中输入负相移吗？-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在Altera PLL宏功能中输入负相移吗？

Altera_wiki等级-LV1-ChipDebug6年前发布
150

不， Altera PLL宏功能不支持负相移。要实现等效相移，请将一个时钟周期（360°）添加到任何所需的负相移，以便得到正相位值。

FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面