在Quartus II软件版本12.1中编译时，Stratix V和Arria V GZ器件收发器重配置控制器是否可以安全地忽略pif_interface_sel信号的时序违规？

由于Quartus II软件版本12.1中的错误，alt_xcvr_reconfig.sdc文件中引入了无关的错误路径异常。虚假路径异常如下所示。

set_false_path -from {* | alt_xcvr_reconfig_basic：basic | sv_xcvr_reconfig_basic：s5 | pif_interface_sel}

此异常需要替换为下面的SDC约束。

if {[string equal“quartus_sta”$ :: TimeQuestInfo（nameofexecutable）]} {

12.1之前和之后的Quartus II软件版本不包含上述异常，但可以应用新约束来消除在TimeQuest中报告的所有pif_interface_sel信号的保持违规。

这个问题将在Quartus II软件的未来版本中修复。

以下建议也可用于帮助满足设置pif_interface_sel信号时序。

• 对于速度较慢的器件，请考虑使用100MHz而不是125MHz时钟来驱动重配置控制器上的mgmt_clk_clk信号。
• 在设计中使用多个重配置控制器。这最小化了pif_interface_sel信号的扇出，这有助于为设计布线拥塞。例如，您可以尝试使用每个收发器六个包的一个重配置控制器，而不是使用单个重配置控制器来驱动器件中的所有通道。