在实现在VHDL中生成的基于UniPHY的外部存储器接口IP时,尝试运行<instance_name> _p0_pin_assignments.tcl文件时可能会看到以下错误:
错误(332000):错误:参数<node_object>是一个不匹配任何对象的对象过滤器。指定一个匹配仅一个对象。
执行时
解决/修复方法
您需要修改文件<instant_name> _0002.v中的RTL代码并更改以下信号的信号声明,这些信号在verilog代码中是单个位,但在IP的VHDL包装器中声明为std_logic_vector:
输出线[0:0] mem_ck,// .mem_ck
通过添加[0:0],您将匹配信号声明以与VHDL兼容。
这个问题将在Quartus II软件的未来版本中得到修复。
没有回复内容