nCONFIG的上升沿在FLEX®10K器件的无源串行(PS)或无源并行同步(PPS)配置期间释放nSTATUS多久后?-Altera-Intel社区-FPGA CPLD-ChipDebug

nCONFIG的上升沿在FLEX®10K器件的无源串行(PS)或无源并行同步(PPS)配置期间释放nSTATUS多久后?

nCONFIG变为高电平后, nSTATUS将在约1μs后释放。 PS和PPS配置模式时序波形指定nCONFIG的上升沿和DCLK的开始之间所需的最短时间( t CF2CK =5μs)。它没有指定nSTATUS的上升沿和DCLK的开始之间所需的最短时间。为确保正确配置,请勿在nCONFIG驱动为高电平后的指定5μs内开始为器件提供时钟。
请登录后发表评论

    没有回复内容