以下引脚使用片上钳位二极管,但I / O bank VCCIO不是3.3V-Altera-Intel社区-FPGA CPLD-ChipDebug