低延迟40-100GbE IP核PTP模块导致Arria 10 IP核出现故障-Altera-Intel社区-FPGA CPLD-ChipDebug

低延迟40-100GbE IP核PTP模块导致Arria 10 IP核出现故障

如果您的低延迟40-100GbE IP内核版本针对Arria 10器件,则PTP模块会导致IP内核出现故障。此问题仅适用于针对Arria 10器件的低延迟40-100GbE IP内核。

解决/修复方法

要避免此问题,必须通过在低延迟40-100GbE参数编辑器中关闭“ 启用PTP”来生成针对不带PTP模块的Arria 10器件的IP内核变体。

此问题已在低延迟40和100 Gbps以太网MAC和PHY IP内核的14.0版Arria 10 Edition中得到修复。

请登录后发表评论

    没有回复内容