为什么Quartus II软件忽略了Cyclone IV GX器件的PCI Express接口的core_clk_out时序限制。

由于Quartus®II9.1 SP1及更早版本中存在问题，对于Cyclone®IVGX器件，自动生成的core_clk_out SDC约束不正确，并且在Analysis和Sythesis阶段将生成以下警告。

警告：忽略赋值：create_clock -name {core_clk_out} -period 8.000 -waveform {0.000 4.000} [get_nets {* altpcie_hip_pipen1b_inst | core_clk_out~clkctrl}]

要解决此问题，请将<variation name> .sdc文件中的core_clk_out SDC约束更改为：

计划在Quartus II软件的未来版本中修复此问题。