使用带UniPHY的UniPHY和RLDRAM II控制器的DDR2和DDR3 SDRAM控制器中的初始采样效率监控统计不正确Altera_wiki6年前发布60 在界面校准时,效率监视器生成的初始统计数据可能不正确。 解决/修复方法 此问题的解决方法是在重新读取效率监视器的统计信息之前等待校准完成。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容