针对某些Stratix V器件的外部存储器接口在硬件中无法正常工作-Altera-Intel社区-FPGA CPLD-ChipDebug

针对某些Stratix V器件的外部存储器接口在硬件中无法正常工作

此问题会影响DDR2,DDR3,QDR II,RLDRAM II和RLDRAM 3产品。

使用以下Stratix V器件的存储区7E或8E中的引脚的外部存储器接口将无法在硬件中正常工作:

5SGXBB

5SGXB9

5SGXAB

5SGXA9

5SEEB

5SEE9

造成这个问题的原因是,在受影响器件的软件模型中,从调平延迟链到I / O bank的连接被交换到存储体7E和8E。

解决/修复方法

此问题的解决方法是为您的版本安装最新的修补程序。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容