什么是UniPHY控制器的全局复位信号的“最小脉冲宽度时序规范”?-Altera-Intel社区-FPGA CPLD-ChipDebug