在Arria V GZ或Stratix V GX器件上使用10G PCS PRBS码型发生器和验证器仿真Native PHY时,为什么会看到警告信息?Altera_wiki6年前发布60该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDHSIOIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容