在Arria V GZ或Stratix V GX器件上使用10G PCS PRBS码型发生器和验证器仿真Native PHY时,为什么会看到警告信息?-Altera-Intel社区-FPGA CPLD-ChipDebug