(vcom-1288)VITAL计时通用“ “端口规范” “并不表示港口。Altera_wiki6年前发布20 使用Mentor Graphics ModelSim从Quartus®II8.1及更高版本编译VHDL仿真库时,您可能会看到此错误。功率分析需要此通用,并且没有与之关联的输入端口。您可以放心地忽略此消息。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容