在ModelSim或Riviera-PRO中运行仿真示例设计时出现错误-Altera-Intel社区-FPGA CPLD-ChipDebug

在ModelSim或Riviera-PRO中运行仿真示例设计时出现错误

当您尝试在ModelSim或Riviera-PRO中运行UniPHY仿真示例设计时,您可能会收到以下错误:

Error: (vsim-125) The shared library ./submodules/libbytestream_pli.so being loaded was built on a 32-bit machine. A 32-bit shared library cannot be loaded in a 64-bit simulation. Please use compatible machines to build and load the library

当使用基于Nios II的音序器时,此问题会影响DDR2和DDR3协议以及QDR II / II +和RLDRAM II。

解决/修复方法

此问题有两种可能的解决方法:

  • 使用32位版本的ModelSim或Riviera-PRO可执行文件。
  • 在文本编辑器中,在< variant_name > _example_design / simulation / verilog / mentor /或< variant_name > _example_design / simulation / vhdl / mentor /下打开msim_setup.tcl 。找到alias elab部分并从vsim行中删除-pli /submodules/libbytestream_pli.so
请登录后发表评论

    没有回复内容