如何静态修改Arria V PCI Express PHY IP内核的PMA设置?-Altera-Intel社区-FPGA CPLD-ChipDebug