当您为Arria II GZ或Stratix IV器件编译RapidIO IP内核时，使用IP内核生成的Synopsys设计约束（ .sdc ）文件会导致时序违规。此问题会影响以5 Gbaud运行的1x模式下的所有RapidIO IP内核，并针对Arria II GZ或Stratix IV器件。
解决/修复方法
要解决此问题，请手动修改SDC文件中的约束。
如果您的IP内核是5 Gbaud的1倍变化，针对Arria II GZ或Stratix IV器件系列：
- 添加多循环路径约束
set_multicycle_path -end -setup -from [get_cells -compatibility_mode *riophy_dcore|riophy1|init_sm|link_drvr_oe] -to [get_cells -compatibility_mode *riophy_xcvr|riophy_gxb*|transmit_pcs0] 2 - 添加多循环路径约束
set_multicycle_path -end -hold -from [get_cells -compatibility_mode *riophy_dcore|riophy1|init_sm|link_drvr_oe] -to [get_cells -compatibility_mode *riophy_xcvr|riophy_gxb*|transmit_pcs0] 1
这些更改是必要的，但可能不足以关闭RapidIO IP内核的时序。您可能需要应用其他策略。例如，您可能需要执行种子扫描，手动提升二分频时钟及其各自的源作为全局时钟，禁用二分频时钟作为全局时钟以缩短布线延迟，或执行这些策略的某些组合。
此问题已在RapidIO IP内核的15.1版中得到修复。
没有回复内容