警告（307026）：DDR3-SDRAM引脚mem_dqs_to_and_from_the_uniphy_ddr3_0 [0]必须由OUTPUT_PHASE_ALIGNMENT WYSIWYG馈送，具有90度，72度，108度的相移
在使用Stratix®III器件运行基于DDR3 UniPHY的控制器的完整编译时，您可能会看到此严重警告。
解决/修复方法
输出相位对齐块的相位设置始终是动态校准的。因此，可以安全地忽略此警告。
![警告（307026）：DDR3-SDRAM引脚mem_dqs_to_and_from_the_uniphy_ddr3_0 [0]必须由OUTPUT_PHASE_ALIGNMENT WYSIWYG馈送，具有90度，72度，108度的相移-Altera-Intel社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
在使用Stratix®III器件运行基于DDR3 UniPHY的控制器的完整编译时，您可能会看到此严重警告。
没有回复内容