针对Arria 10 10AX115器件的SmartVID控制器IP核设计失败时序-Altera-Intel社区-FPGA CPLD-ChipDebug