在Altera DDR / DDR2 / DDR3高性能存储器控制器设计中,如何连接OCT校准引脚(Rup和Rdn)?Altera_wiki6年前发布440该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容