在Altera DDR / DDR2 / DDR3高性能存储器控制器设计中,如何连接OCT校准引脚(Rup和Rdn)?-Altera-Intel社区-FPGA CPLD-ChipDebug