内存添加剂CAS延迟设置> 0的仿真失败-Altera-Intel社区-FPGA CPLD-ChipDebug

内存添加剂CAS延迟设置> 0的仿真失败

对于使用早于11.0的高性能控制器II(HPC II)版本创建的UniPHY设计的DDR2或DDR3,在参数编辑器的“ 内存参数”选项卡上为内存附加CAS延迟选项选择大于零的值可能会导致设计在仿真中失败。

解决/修复方法

此问题的解决方法是将添加MEM_ADD_LAT参数的dut.v来实例化控制器封装封装文件( alt_mem_if_ddr*_controller_top.sv ),使MEM_ADDLAT向下传递给控制器的包装。

请登录后发表评论

    没有回复内容