我可以使用REFCLK引脚在Stratix IV GX / GT和Arria II GX器件中生成重配置时钟(reconfig_clk)吗?Altera_wiki6年前发布130该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGA-CPLDHSIOIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容