我可以使用REFCLK引脚在Stratix IV GX / GT和Arria II GX器件中生成重配置时钟(reconfig_clk)吗?-Altera-Intel社区-FPGA CPLD-ChipDebug