RapidIO II IP核错误地转换为输出错误停止状态-Altera-Intel社区-FPGA CPLD-ChipDebug

RapidIO II IP核错误地转换为输出错误停止状态

当软件在偏移量0x140处写入Port 0 Link Maintenance Request CSRCOMMAND字段以指定输出link-request数据包在命令字段中具有值input-status时,IP内核输出状态机错误地转换为输出错误停止状态。

解决/修复方法

此问题没有解决方法。

此问题已在RapidIO II MegaCore功能的14.1版中得到修复。

请登录后发表评论

    没有回复内容