使用VHDL仿真运行演示测试平台时，会收到以下错误：
Signal "wire_gnd" is type ieee.std_logic_1164.std_logic; expecting type ieee.std_logic_1164.std_logic_vector.
此问题会影响Stratix V接收器变体。
没有设计影响。
解决/修复方法
使用Verilog HDL仿真。
此问题将在POS-PHY Level 4 MegaCore功能的未来版本中修复。
使用VHDL仿真运行演示测试平台时，会收到以下错误：
Signal "wire_gnd" is type ieee.std_logic_1164.std_logic; expecting type ieee.std_logic_1164.std_logic_vector.
此问题会影响Stratix V接收器变体。
没有设计影响。
使用Verilog HDL仿真。
此问题将在POS-PHY Level 4 MegaCore功能的未来版本中修复。
没有回复内容