错误(14704):以下DSP模块形成长度为32的DSP链。最大允许的DSP链长为xxx-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(14704):以下DSP模块形成长度为32的DSP链。最大允许的DSP链长为xxx

您可能会收到上面的错误消息为您的FIR II的MegaCore®设计时,DSP链长度大于允许的。

解决/修复方法

以下是此问题的解决方法:

1.访问位于“安装路径”\ 14.1 \ quartus \ dspba \ backend \ windows64 \ devices的device.xml文件

2.在您使用的器件部分查找“<max-dspb-block-chain-length> 32 <\ max-dspb-block-chain-length>”这一行,例如Arria V

3.编辑此行以减少DSP链的最大数量,例如,将其更改为16而不是32。

请登录后发表评论

    没有回复内容