在迁移到v14.0时,可能无法保留SerialLite III流式IP核时钟频率-Altera-Intel社区-FPGA CPLD-ChipDebug