如果启用CSR或ECC,Arria V和Cyclone V软控制器可能无法满足频率目标-Altera-Intel社区-FPGA CPLD-ChipDebug