在Quartus II软件9.1中使用altlvds时,Stratix III和Stratix IV器件中的单端输入参考时钟支持是否存在问题?-Altera-Intel社区-FPGA CPLD-ChipDebug