使用深度掉电模式时,内存控制器可能无法响应LPDDR2接口-Altera-Intel社区-FPGA CPLD-ChipDebug

使用深度掉电模式时,内存控制器可能无法响应LPDDR2接口

此问题会影响LPDDR2产品。

接口退出深度掉电模式后,LPDDR2接口中的HPC II内存控制器可能无响应。

解决/修复方法

此问题的解决方法是禁用EMIF工具包或不使用深度关闭模式。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容