为什么我在Qsys GUI的Clock Settings选项卡下看到12.5e的PCIe核心时钟频率?-Altera-Intel社区-FPGA CPLD-ChipDebug