为什么不复制PCS的reset_rx_clk和reset_tx_clk信号以及三速以太网IP MegaCore的PCS + PMA varinat同步到rx_clk和tx_clk?-Altera-Intel社区-FPGA CPLD-ChipDebug