低延迟以太网10G MAC设计使用Arria 10可能无法正常工作-Altera-Intel社区-FPGA CPLD-ChipDebug

低延迟以太网10G MAC设计使用Arria 10可能无法正常工作

使用Arria®10和Cyclone®10器件的低延迟以太网10G MAC的大型设计可能会使设置时序失败。

解决/修复方法

要解决此问题,请使用标准拟合编译,并更改fitter种子编号。

此问题将在低延迟以太网10G MAC的未来版本中修复。

请登录后发表评论

    没有回复内容