为什么我必须将PLL输入连接到基于ALTMEMPHY的存储器控制器设计的专用时钟输入引脚?Altera_wiki6年前发布80该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容