为什么我的设计在进行功能仿真时有效,但在定位FLEX®6000器件时,在时序仿真中会产生意外结果?-Altera-Intel社区-FPGA CPLD-ChipDebug