为什么10GBASE-R IP内核中的FIFO满状态位被交换?-Altera-Intel社区-FPGA CPLD-ChipDebug